FPGA 技术创作者,关注数字逻辑工程实践、模块化 IP、项目实战和可复用学习资料。
我希望把复杂的 FPGA 系统拆成容易理解、方便验证、可以复用的“积木”。这里会持续沉淀教程、模块、项目复盘和调试经验。
方向 01
BuildFPGA
从开发环境、仿真、基础接口到完整项目,整理适合持续复用的学习路径。
方向 02
RTL Blocks
围绕 FIFO、UART、SPI、AXI-Stream、CDC 等常见模块做拆解、验证和工程化封装。
方向 03
Debug Notes
沉淀约束、时序报告、ILA、联调现象和问题定位流程。
项目合作、课程交流、内容转载或技术讨论,可以发邮件到 hello@buildfpga.com。